Les architectures basées sur l’arithmétique virgule fixe utilisent des données de tailles relativement faibles, ce qui présente l’avantage de réduire la surface, la latence et la puissance consommée des systèmes embarqués. Cependant, l’arithmétique virgule fixe génère des bruits de quantification qui modifient les calculs et peuvent dégrader la qualité de l’application. Notre approche consiste à étudier la précision des systèmes en virgule fixe en privilégiant des méthodes analytiques. Ces dernières réduisent énormément le temps de conversion en virgule fixe par rapport aux méthodes utilisant l’arithmétique virgule flottante.
Nos études concernent :
- Implantation efficace d’algorithmes d’égalisation et de synchronisation pour des applications de communications
- Modifier la taille des données de manière dynamique en fonction du canal de transmission.
- Implantation multi-contraintes d’applications de communications numériques: (multi précisions, et/ou latence, et/ou coût… )
- Effets de la fréquence d’échantillonnage sur la qualité des calculs
- Etude de nouvelles arithmétiques (calculs approximatif, quantification vectorielle…)
